文献综述
根据我自己对我所研究的这个课题的理解和分析，并通过我的前一阶段的学习之后，我想将我的课题，“基于FPGA的网络测试仪精确控制报文流速率本方法的设计与实现”，化分为三个部分，即第一部分为网络测试仪的基本原理，第二部分为FPGA的基本结构和开发方法，第三部分为利用FPGA精确控制报文流速率的方法。
- 网络测试仪的基本原理
1.1 网络测试仪产生需求的背景
在网络基础设施大量建设的情况下，随之而来的是庞大的网络测试需求。无论是在网络通信设备研发，还是在网络建设、日常维护和故障排除等应用场合下，广大工程技术人员都离不开各类网络测试仪器的支持和帮助。
1.2本课题中网络测试仪的研究方案
通过对比国内外的网络性能测试仪方案，按照上文对网络性能测试系统的功能需求与性能指标分析，本文所设计的网络性能测试系统使用RFC2544测试标准所规定的单机结构作为测试系统的测试架构。
本课题之中的网络性能测试系统的整体架构如下：采用FPGA来实现高速接口以及数据包的填充及发送接收功能，负责底层报文的解析、控制、发送以及统计等工作；以高性能网络处理芯片PowerPC来负责报文上层协议的解析工作；以ARM来实现网络测试系统的总体控制、显示以及与计算机通信的功能。网络性能测试系统实现的初步整体架构方案如图1.1所示。
图1.1 网络性能测试系统整体架构
1.3整体架构的优势分析
本文所设计的系统硬件架构采用了FPGA＋PowerPC＋ARM的方案，兼顾了3种处理器的优点，具有灵活性高，成本低以及扩展性强等优点。采用ARM实现网络测试系统的总体控制、显示以及与计算机通信的功能，实现计算机对测试仪进行配置和控制，FPGA主要负责L2/L3层协议解析，数据携带的高层协议解析由POWERPC负责。
剩余内容已隐藏，您需要先支付 10元 才能查看该篇文章全部内容！立即支付
