文献综述（或调研报告）：
- 简介
近年来,随着移动互联网、物联网、云计算等技术的迅猛发展,对网络通信数据带宽的要求越来越高。考虑到未来的流量增长和业务发展,更大容量的全新平台将会成为运营商首选的扩容方式,超高速的传输网络将会成为未来的发展趋势。超高速大容量的信道对编码检错纠错能力有了更高的要求，因此，与先前的低速光学以太网架构相比，400G以太网物理层架构的一个主要区别是前向纠错(FEC)功能现在是强制性的，并且嵌入在PCS中。而交织则是一种结构简单且适用于不同编码和信道特征的通用技术。信道编解码通过与交织/解交织的有效配合可以大大提高纠错能力尤其是提高纠突发错误的能力。
该文献综述通过对国内外相关期刊、会议、学位论文等资料的搜集、阅读与总结，概括总结了400G以太网物理层、交织技术、CMOS纳米工艺的发展现状及存在问题，探究本次课题——基于65nm CMOS工艺的数字交织器设计与仿真的现实意义和未来可实现性。
-
研究背景
- 400G以太网物理层[1]
IEEE P802.3bs 200Gb/s和400 Gb/s以太网项目于2013年5月启动，包括单模光纤200GbE和多模和单模光纤传输400GbE。 采用图1中的架构以适应500G，2km和10km距离的400GbE，其中介质访问控制/协调子层(MAC/RS)，物理编码子层(PCS)，物理媒介适配子层(PMA)，物理介质关联子层(PMD)都在传统以太网堆栈中进行部署。与先前的低速光学以太网架构相比，一个主要区别是前向纠错(FEC)功能现在是强制性的，并且嵌入在PCS中。此外，可选的连接单元接口(AUI)可以是25 Gb/s电气不归零(NRZ)串行和解串行(SERDES)链路或50 Gb/s脉冲幅度调制4(PAM4)SERDES[2]。
上图左侧展示了可能的400GbE用户案例：400GbE以太网MAC/PCS通过芯片到模块25 Gb/s或50 Gb/s AUI连接到光模块，而在右侧一个 400GbE以太网MAC/PCS通过芯片到芯片25 Gb/s或50 Gb/s AUI连接到重定时器芯片，然后通过芯片到模块SERDES连接到光模块。
2.2. 交织
在通信系统中，对于主要是突发性差错的衰落信道，信息传输发生的差错主要是突发性的，纠独立差错的信道编码方法对于纠突发差错性能不佳，而纠有记忆信道突发差错的纠错码通常仅适用于纠正单个短突发错误，纠错能力也是有限的。交织是一种结构简单且适用于不同编码和信道特征的通用技术。通过把纠错编码的数据进行排列组合使较为集中的数据分散开，即将信道改造成近似的无记忆信道，充分发挥纠错编码的纠错能力。解交织则是采用与交织相反的方式把数据重新排列回原来的顺序，一般需要与交织相同的存储器，结构上也类似。信道编解码通过与交织/解交织的有效配合可以大大提高纠错能力尤其是提高纠突发错误的能力。
利用交织器可以提高纠错码纠突发差错的能力，可以将连续差错较长的不可纠突发差错，转变为分散的可纠正差错，将一个原来属于突发差错的有记忆信道改造为基本上是独立差错的随机无记忆信道，因此，在一定意义上这是一种信道改造技术，可以提高纠错码的纠错性能。
