文献综述（或调研报告）：
在降低射频产品成本的驱动下,如何采用成本低廉、集成度高的CMOS工艺实现高性能的射频集成电路，已成为射频集成电路设计研究的焦点。人们不断提出基于CMOS工艺的射频电路结构及设计技术并逐渐推出成熟的CMOS射频产品,取得了非常大的成绩。混频器作为接收机的关键模块，其CMOS设计技术的研究也是非常重要的课题之一。
混频器位于低噪声放大器（LNA）之后，直接处理LNA放大后的射频信号。为实现混频功能，混频器还需要接收来自压控振荡器的本振（LO）信号，其电路完全工作在射频频段。因此，混频器的设计通常需要考虑转换增益、线性度、噪声系数、端口之间的隔离度以及功耗等性能指标。
1）为了弥补中频滤波器的损耗，以及降低混频器后续电路噪声对系统噪声的贡献，混频器需要有一定的转换增益，但是，增益太大又会影响混频器的输出。2）混频器的线性度是各项性能中最重要的性能，直接决定接收机的动态范围。当射频输入信号的功率过大，超过混频器的1dB压缩点时，中频输出信号的功率就会比预期值有大幅度的衰减，偏离原来的线性轨迹；由于混频器存在三次非线性项，相邻频道的射频信号造成的三阶互调量会对中频输出信号造成严重的干扰，通常用IIP3（input third-order intercept point）或OIP3(output third-order intercept point)来表征混频器对三阶互调量的抑制能力。3）为了降低系统噪声及减轻LNA的设计压力，混频器应该具有较低的噪声系数。4）混频器中的本振信号LO摆幅通常比较大，很容易造成信号馈通引起干扰，特别是馈通到射频输入端，影响其他接收机或引起自混频（对零中频接收机的性能影响非常大【1】）因此，混频器需要具有良好的隔离度。5)功耗是所有模块必须考虑的问题,降低混频器的功耗,可有效地降低系统功耗。
目前，在制造工艺方面，国外移动通信RFIC厂家主要有Maxim，ADI，Motorola，RFMD，ST等推出了满足2G和3G移动通信的系列RFIC电路。目前，国外的RFIC制造水平在O.18um和0.13um 工艺上已经相当成熟，并已经向90nm和65nm方向发展。
从2001年英国的CSR公司推出第一款CMOS工艺实现的蓝牙芯片以来，其他几家大公司Ti、Broadcom、Ericsson、ST也相继提出了自己的蓝牙产品，国外的不少研究机构也报道了自己的研究成果【2,3,4,5】。
在国内，随着2000年第一块工作频率高于2GHz的CMOS射频集成电路研制的成功，许多工作在GHz范围的CMOS集成电路也相继被报道。国内采用硅技术已经研制出了各种移动通信RFIC，如中电24所已采用SiGe BiCMOS工艺，制作出集成度达3万个元器件的GSM900／DCSl 800声音及数据双频单片收发信机。学术研究主要集中在清华大学微电子学研究所、东南大学射频与光电集成电路研究所、中国科学院、浙江大学等极少数单位，其中东南大学已经研制出了S波段的O.35um CMOS工艺的LNA，2001年，东南大学射光所利用0．35um CMOS工艺实现1.9GHz上变频器【6】，清华大学2002年也利用CMOS工艺设计出2.4 GHz无源混频器，东南大学正在利用0.13um工艺研制基于802．11a的5GHZ频段的无线局域网接收机。
对于有源混频器来说，跨导级的非线性是三阶失真的主要原因，因而大多数对于混频器线性的改进方法都是针对混频器跨导级进行的。近年来出现了大量提高线性度的文献，2002年，Salem R F等提出了一种不带尾电流的射频输入技术，该技术在很大程度上提高了混频器的线性度，但是该结构不利于抑制共模信号。 更常见的改进线性度的方法就是源级电感负反馈法，该方法不仅可以用来实现输入匹配还广泛用来改善混频器的线性度，但这种方法会牺牲混频器的增益。综合近期国内外的研究报道，在混频器的线性化研究中，主要使用到的线性化技术有：
(1)AB类跨导级。文献【7】利用该技术设计了一款混频器，该混频器只提高了1dB 压缩点。2004年，Huang-Che Wei等提出了由AB类跨导级组成的混频器【8】，该方法改善了混频器的线性度，但跨导级的使用也同时增加了混频器的功耗，同时在输出级中会产生杂散成分。
(2)分段线性技术。沈怿皓【9】等采用了分段线性技术，该技术通过将多个带有独立基极偏置电压的差分对并联，由于每个差分单元在输入范围上是线性的，因此将多个这样的差分对沿输入合理搬移，输出表现为多个线性区间的叠加，总体上获得一个较大的线性度。但是其中增加了差分对的个数，功耗和输入电容也会相应的增加。
