- 文献综述
锁相环 (phase locked loop)是一种典型的反馈控制电路，利用外部输入的参考信号控制环路内部振荡信号的频率和相位，实现输出信号频率对输入信号频率的自动跟踪，一般用于闭环跟踪电路。是无线电发射中使频率较为稳定的一种方法，主要有VCO（压控振荡器）和PLL IC（锁相环集成电路）,压控振荡器给出一个信号,一部分作为输出，另一部分通过分频与PLL IC所产生的本振信号作相位比较，为了保持频率不变，就要求相位差不发生改变，如果有相位差的变化，则PLL IC的电压输出端的电压发生变化，去控制VCO,直到相位差恢复，达到锁相的目的。
锁相环作为频率合成的主要部件,由鉴相器(PD)、环路滤波器(LPF)、压控振荡器(VCO)和可编程序N分频器组成。由分频器组成频率相位的反馈通路，如图1所示。根据分频器1/ N 取值方式的不同,频率合成锁相环路主要有2种形式:整数分频锁相环和小数分频锁相环。当N取整数时, 为整数分频锁相环；当N取小数时,为小数分频锁相环。
图1 锁相环原理图
然而，由于传统整数型锁相环电路本身的特点，它的输出频率的解析度较低，无法满足一些需要高解析度输出频率的系统要求。在这个情况下，小数分频的锁相环由于输出频率解析度很高而得到了广泛的应用。
图2 小数分频锁相环基本结构图
小数分频的锁相环可以实现很高的输出频率解析度。利用Sigma-Delta技术，我们给环路除法器引进一个小数量，nQ(t)，具体实现方法如图2所示，k值是引入的量，N值是它的模。N越大，频率解析度越高。nQ(t)=k/N,fout=(M k/N)*fref 。
小数N电荷泵PLL（CP-PLL）的基本方案如图3(a)所示， 其相域中的线性模型如图3(b)所示，其中Kvco是以rad/sec/V为单位的VCO增益。 如图3(a)所示的噪声消除方案通常用于小数N电荷泵PLL，它可以以不同的方式实现。其主要功能是将数字Delta;Sigma;量化噪声q[k]转换为模拟电气变量[在本例中即Iq(t)]，并从PLL环路中减去。该技术通常需要相对于主环路径校准消除路径，并且该操作在模拟域中可能是复杂的。
在普通的三态PFD拓扑中，ref和div上升沿之间的相位误差Phi;e产生幅度（正或负）的电流脉冲Ip，持续时间te=Phi;e/(2pi;fref）。 由于环路时间常数比参考周期Tref=1/fref慢得多，所以电流脉冲可以在其周期上用其平均值Tref,即Ip(Phi;e/2pi;)近似。结果，PFD / CP系综可以被建模为输入相位误差和输出电流之间的线性增益(Ip/2pi;)[见图3(b)]。 通过将该增益分解为PD增益(1/2pi;)和CP电流(Ip)的乘积，产生的环路增益为：
